# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平8-31196

(43)公開日 平成8年(1996)2月2日

(51) Int.Cl. <sup>6</sup>
---------------------------

識別記号

庁内整理番号

技術表示箇所

G11C 29/00

302 330 K 9459-5L

G06F 11/10

G11C 16/06

G 1 1 C 17/00

FΙ

309 F

審査請求 未請求 請求項の数7 OL (全 8 頁)

(21)出願番号

特願平6-156147

(71) 出顧人 000005108

株式会社日立製作所

(22)出願日

平成6年(1994)7月7日

東京都千代田区神田駿河台四丁目6番地

(72)発明者 佐藤 弘

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内

(72)発明者 吉田 敬一

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74)代理人 弁理士 大日方 富雄


## (54) 【発明の名称】 半導体メモリ

## (57)【要約】

【目的】 データの信頼性をチェックしデータが破壊さ れていた時はデータを訂正するメモリを提供する。

【構成】 半導体メモリにエラーのチェック訂正機能を 持つECC回路を設けるようにしたものである。また、 不揮発性メモリにあっては、書き込み不可能アドレスが 発生した場合に備えてメモリアレイ部に予備ビットをま た周辺回路には不良アドレス記憶手段を有する冗長回路 を設けておくと共に、不良アドレス保持手段をメモリア レイ内の不揮発性記憶素子と同一の素子を用いて構成す る。

【効果】 メモリアレイ内の一部のデータが破壊されて もECC回路によって正しいデータを回復してやること ができるため、メモリの信頼性を向上させることができ る。また、製造プロセスを複雑にすることなく保持デー タの信頼性の高いメモリを実現することができる。





#### 【特許請求の範囲】

【請求項1】 入力された書込みデータに基づいてエラ 一訂正符号を形成し書込みデータと共にメモリアレイ部 に書込み、当該メモリアレイ部から読み出されたエラー 訂正符号付きデータをチェックして誤りを訂正するEC C回路を同一半導体基板上に備えてなることを特徴とす る半導体メモリ。

【請求項2】 エラーの訂正が行なわれたことを示す信 号を出力するための端子が設けられていることを特徴と する請求項1に記載の半導体メモリ。

【請求項3】 エラーの訂正が行なわれたビットを含む データのアドレスを格納するレジスタが設けられている ことを特徴とする請求項1または2に記載の半導体メモ り。

【請求項4】 上記メモリアレイ部が不揮発性メモリ素 子により構成されていることを特徴とする請求項1、2 または3に記載の半導体メモリ。

【請求項5】 上記メモリアレイ部が不揮発性メモリ素 子により構成されている半導体メモリであって、予備の 億手段と該不良アドレス記憶手段に設定されたアドレス と同一のアドレスが入力された時に上記メモリアレイ部 内のメモリ素子の代わりに上記予備メモリ素子を選択す る信号を形成するアドレス切換え手段とからなる冗長回 路と備え、上記不良アドレス記憶手段は不揮発性メモリ 素子を有し該不揮発性メモリ素子への書込みにより任意 のアドレスを設定可能に構成されていることを特徴とす る請求項1、2または3に記載の半導体メモリ。

【請求項6】 外部より与えられたコマンドを解読する させるかしないかの指定が行なわれるように構成されて いることを特徴とする請求項1、2、3、4または5に 記載の半導体メモリ。

【請求項7】 外部より与えられたコマンドを解読する 機能を備え、コマンドによって上記不良アドレス記憶手 段へのアドレスの設定が行なわれるように構成されてい ることを特徴とする請求項5または6に記載の半導体メ モリ。

# 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、半導体メモリに適用し て有効な技術に関し、例えばフラッシュメモリ、ICカ ード、ノート型パソコンの拡張用メモリ等に利用可能な 技術である。

#### [0002]

【従来の技術】半導体メモリは極めて信頼性に優れてい る。そのため、従来、パリティビットを持つようにされ たメモリは提案されているが、メモリ自身でデータのチ エックを行なうようにしたものは提案されていなかっ た。これに対し、磁気ディスクは半導体メモリに比べて 50 【0008】

信頼性に乏しいため、データのチェック及び訂正を行う いわゆるECC (エラー・コレクティング・コード) 回 路を設けたものがある。

【0003】ECC回路は、記憶されたデータが破壊さ れた時にデータを検出し修正を行うものである。その論 理は、CQ出版株式会社発行「基礎からのメモリ応用」 等で広く一般に知られている様に排他的論理和の組み合 わせで表す事ができる。

#### [0004]

10 【発明が解決しようとする課題】ある種の半導体メモリ はデータの信頼性が環境や使用状況により低下するとい う欠点を備えている。そのような半導体メモリの例とし て、例えば過度に書き込みを行なった不揮発性メモリや ソフトエラーに弱い構造すなわち過度に放射線の強い場 所や高温下で使用したり、製品の実力以下の低電圧で使 用するDRAM、低温(0℃以下)あるいは製品の実力 以下の低電圧で使用するSRAM等がある。

【0005】本発明の目的は、保持データの信頼性の高 い半導体メモリを提供することにある。本発明の他の目 メモリ素子と、不良アドレスを記憶する不良アドレス記 20 的は、製造プロセスを複雑にすることなく保持データの 信頼性の高い不揮発性メモリを実現可能にする技術を提 供することにある。この発明の前記ならびにそのほかの 目的と新規な特徴については、本明細書の記述および添 附図面から明らかになるであろう。

### [0006]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。すなわち、半導体メモリにエラーのチェッ ク訂正機能を持つECC回路を設けるようにしたもので 機能を備え、該コマンドによって上記ECC回路を動作 30 ある。また、不揮発性メモリにあっては、書き込み不可 能アドレスが発生した場合に備えてメモリアレイ部に予 備ビットをまた周辺回路には不良アドレス記憶手段を有 する冗長回路を設けておくと共に、不良アドレス保持手 段をメモリアレイ内の不揮発性記憶素子と同一の素子を 用いて構成する。

#### [0007]

【作用】上記した手段によれば、メモリアレイ内の一部 のデータが破壊されてもECC回路によって正しいデー タを回復してやることができるため、メモリの信頼性を 40 向上させることができる。また、不揮発性メモリにあっ ては、メモリアレイ部に予備ビットをまた周辺回路には 冗長回路を設けておくと共に、不良アドレス記憶手段を メモリアレイ内の不揮発性記憶素子と同一の素子を用い て構成することにより、書換え回数の増加によって不良 となったビットを予備のビットと置き換えることができ るとともに、電源を切った後も不良アドレスを保持する ことができ、製造プロセスを複雑にすることなく保持デ ータの信頼性の高い不揮発性メモリを実現することがで きるようになる。

【実施例】図1には、本発明をフラッシュメモリに適用 した場合の一実施例の全体回路ブロック図が示されてい る。この実施例のフラッシュメモリは、それぞれ単一の 半導体チップ上に半導体集積回路として構成されてい

【0009】同図において、11は2層ゲート構造の絶 縁ゲート型電界効果トランジスタによって構成されたメ モリセルがマトリクス配置され、例えば512バイトの ような単位での一括消去が可能な8つのメモリマットM ATO~MAT7で構成されたメモリアレイ部である。 各メモリマットに対しては1バイトのデータと1ビット のエラー訂正ビット(後述)を同時に書込み、また同時 に読み出すことができるように構成されている。

【0010】また、12は外部からアドレス端子Add に与えられたアドレス信号AO~Aiを取り込んで保持 するアドレスバッファ&ラッチ回路、13a, 13bは 上記アドレスバッファ&ラッチ回路12に取り込まれた アドレス信号をデコードするYデコーダおよびXデコー ダ、13cは取り込まれたアドレス信号に基づいてメモ リアレイ11内の8つのメモリマットのうち一つを選択 20 み込むことができるようにされている。 するマットセレクタ、14はメモリアレイ11内のデー タ線上に設けられたYゲート(カラムスイッチ列)であ

【0011】15および16は上記Yゲート14によっ て上記メモリアレイ部11内の選択されたデータ線に接 続されるセンスアンプおよび書込みデータのコントロー ルバッファ回路、17a, 17bはデータ入出力端子I /Oに接続されたデータ出力バッファおよびデータ入力 バッファ、18は外部から入力される制御信号としての び書込み制御信号WEを取り込んで保持するラッチ回 路、19は上記バッファ回路17bおよびラッチ回路1 8に取り込まれた制御信号および書込みデータに基づい て内部制御信号や書込み制御信号を形成する制御回路で ある。

【0012】特に制限されないが、この実施例のフラッ シュメモリは、8個のデータ入出力端子 I/Oを有し、 8ビットの並列入出力が可能に構成されている。また、 書込みは各メモリマット毎に8ビット(1バイト)で、 時書込みを行なうように構成されている。読み出しはマ ットを選択して1バイト単位で行なえるように構成され ている。

【0013】さらに、21は電源電圧端子Vccおよび 書込み電圧端子Vppに印加された電圧のレベルを検出 する電圧検出回路、22は上記電圧端子Vppに印加さ れた書込み電圧に基づいて、メモリアレイ部11で必要 とされる書込み/消去電圧を形成する電圧発生回路、2 3はこの電圧発生回路22で形成された書込み/消去電

たワード線や駆動する信号を形成するドライバ回路であ

【0014】特に制限されないが、この実施例のフラッ シュメモリは、コマンド方式を採用しており、外部のマ イクロコンピュータからデータ入出力端子I/Oに供給 されたコマンドをデコードするコマンドデコーダ24が 設けられており、データの書込みと消去はコマンドが入 力されることにより行なうように構成されている。

【0015】上記コマンドデコーダ24は、消去コマン 10 ドが入力されると512バイトのようなブロック単位で メモリセルを一括消去するように、また書込みコマンド が入力されると1バイト単位で取込み、メモリアレイ部 11へは8バイト同時に書込みを行なうように、上記制 御回路19に対してそれぞれ制御信号を与える。さら に、消去コマンドおよび書込みコマンドが入力される と、ステータスレジスタ25に内部状態や演算結果が反 映されるように構成されている。しかも、このステータ スレジスタ25は上記データ入出力端子I/Oに接続さ れており、外部のマイクロコンピュータがその内容を読

【0016】この実施例では、上記データ入出力端子Ⅰ /Oより入力された書込みデータのエラー訂正ビットを 形成し、メモリアレイ11より読み出されたデータが正 しいか否かチェックして誤っている時はこれを訂正する ECC回路31が設けられている。データ書込み時にE CC回路31で形成されたエラー訂正ビットは書込みデ ータとともにメモリアレイ11内に書き込まれ、データ 読み出し時にはメモリアレイ11より読み出されたデー タおよびエラー訂正ビットに基づいてデータのチェック チップ選択信号CE, 出力タイミング制御信号OEおよ 30 および訂正が行なわれ、正しいデータがデータ入出力端 子I/Oへ出力されるように構成されている。ECC回 路31でエラービットの検出、訂正がなされると、エラ 一検出信号EDが形成されて端子34より外部へ出力さ れるように構成されている。

【0017】さらに、この実施例では、メモリアレイ1 1に隣接して予備のメモリ列32が設けられていると共 に、メモリアレイ11内に不良ビットが発見された場合 に、その不良ビットを含むメモリ列に対応するアドレス を記憶する不良アドレス記憶手段と、当該不良アドレス 全マット同時書込みすなわち64ビット(8バイト)同 40 が入力された時にメモリアレイ11内のメモリ列に替え て上記予備メモリ列32を選択する信号を形成するアド レス切換え手段とからなる冗長回路33が設けられてい

【0018】特に制限されるものでないが、この実施例 では、上記不良アドレス記憶手段はメモリアレイ11内 のメモリセルを構成する素子と同一のFAMOS(フロ ーティング・アバランシェMOSFET)により構成さ れている。これによって、製造プロセスを複雑にするこ となく冗長回路を有するフラッシュメモリを実現するこ 圧によって上記Xデコーダ回路12aを介して選択され 50 とができ、大幅なコストアップを回避することができ

٧

【0019】次に、上記ECC回路31について具体的 に説明する。本実施例のフラッシュメモリにおいては、 一例として8ビットデータの1ビットエラー訂正/2ビ ットエラー検出を行なうECC回路が設けられている。 この実施例のように64ビット(8バイト)同時書込み を行なう場合には、4ビットの演算データ(エラー訂正 ビット)を必要とする。従って、メモリアレイ部11の 構成としては、例えばユーザ使用領域として32Mビッ し、8マットに構成して各マットごとに9ビットのデー タを読み書きするように構成する。

【0020】また、特に制限されないが、この実施例の

フラッシュメモリには、外部からコマンドにより上記E

CC回路31を動作させるか否かを指示することができ

るように構成されており、データ書込み時とリード時に 外部から要求があった場合にのみECC回路31が機能 する。要求が有ると、書込みデータはメモリアレイ部1 1に書き込まれる前にECC回路31に入力され、エラ 一訂正ビットが形成されてデータとともに書き込まれる (書込みデータは8バイトでありECC演算結果は1バ イトになる)。なお、データ入出力端子 I/Oは8本で あるが、LSI内部のデータ信号線は9本構成とする。 【0021】一方、マイクロコンピュータからのコマン ド入力によりブロック読出しが指定されると、フラッシ ュメモリは1ブロックのデータを同時もしくは多少の時 間差を置いて読み出し、ECC回路31に入力する。こ の時エラーがあれば訂正し、訂正したことを示す信号E Dを端子34より外部へ出力するとともに、エラーのあ スタ25に書込む(8個のデータ(64ビット+8ビッ ト)のうちどのデータがエラーを起こしているのか出力

【0022】従って、マイクロコンピュータは、上記信 号EDによりエラー訂正があったことを容易に知ること ができる。そして、フラッシュメモリ内部のステイタス レジスタ25の内容をコマンドで読み出すことで不良ビ ットのアドレスを知ることができる。なお、エラー訂正 したことを示す信号EDを外部へ出力させる端子34を テイタスレジスタ25に設けるようにしてもよい。

するためには I / O端子が 8 本あれば十分である)。

【0023】また、上記ECC回路31は電源投入時に のみ動作させるようにすることができる。これによっ て、通常アクセス時にECC回路を使用することによる アクセス遅延を防止することができ、システムの高速性 を保証することができる。

【0024】次に、冗長回路33について説明する。本 実施例の冗長回路33の構成および動作は一般に知られ ている冗長回路とほぼ同様である。本回路の特徴は不良 ヒューズと併用して不揮発性メモリ素子を使用している ことと、不揮発性メモリ素子にデータを書く制御系回路 を持たせる(図1の制御回路19に設けられている)よ うにしている点にある。

【0025】但し、不良アドレス記憶手段を構成する不 揮発性メモリ素子にデータを書き込む動作はメモリアレ イ部11への書込み動作と何等変わることはない。そし て、この書き込み動作はコマンドで冗長セットモード (不良アドレス設定モード) を選択し、かつアドレスピ トを用意し、ECC演算結果収容用に4Mビットを用意 10 ンを用いて書込みを行なうメモリ素子を指定することで 行なうように構成されている。

> 【0026】図2~図5には、不良アドレス記憶手段の 構成例が示されている。同図において、Mの符号が付さ れているのが、不揮発性メモリ素子(FAMOS)であ る。図2の不良アドレス記憶手段は、不揮発性メモリ素 子M1に書込み(電荷の注入)を行なってそのしきい値 電圧を高くすると出力信号Routがハイレベルに固定 され、書込みを行なわないと出力信号Routがロウレ ベルに固定されるものである。なお、不揮発性メモリ素 20 子M1と直列に接続されたMOSFETQ1は、M1に 書込みを行なう時にのみオフ状態にされる。端子Vに は、不揮発性メモリ素子M1への書込み時に通常の電源 電圧Vccよりも高い書込み昇圧電圧Vppwが供給さ

【0027】図3の不良アドレス記憶手段は、不揮発性 メモリ素子M1とヒューズF1を併用したものである。 チップをパッケージに封入する前に不良アドレスを発見 し救済(不良アドレスの設定)を行なう場合には、ヒュ ーズF1を切断することで出力信号Routがハイレベ ったビットを有するデータを示す情報をステイタスレジ 30 ルに固定され、ヒューズF1を切断しないままにしてお くと出力信号Routがロウレベルに固定されるもので ある。なお、不揮発性メモリ素子M1には予め書込みを 行なっておく。

【0028】一方、チップをパッケージに封入した後に 不良アドレスが発見され救済を行なう時(このときヒュ ーズは未切断になっている)には、不揮発性メモリ素子 M1の消去(電荷の引き抜き)を行なってそのしきい値 電圧を低くすると出力信号R o u t がハイレベルに固定 され、消去を行なわないと出力信号Routがロウレベ 設ける代わりに、エラー訂正したことを示すビットをス 40 ルに固定されるものである。なお、不揮発性メモリ素子 M1と直列に接続されたMOSFETQ1は、M1に書 込み、消去を行なう時にのみオフ状態にされる。端子V には、不揮発性メモリ素子M1への書込み時に通常の電 源電圧Vccよりも高い書込み昇圧電圧Vppwが供給 され、消去時には負の電圧が供給される。

【0029】図4の不良アドレス記憶手段は、不揮発性 メモリ素子M1に書込み(電荷の注入)を行ないM2を 消去状態にしておくことによって出力信号Routがロ ウレベルに固定され、M1を消去状態にしM2に書込み アドレス記憶手段を構成するヒューズの代わりもしくは 50 を行なうことにより出力信号Routがハイレベルに固

定されるものである。なお、不揮発性メモリ素子M1とM2の接続ノードに接続されたMOSFETQ1は、電源立ち上がり時に救済アドレスデータをラッチさせる時にのみオン状態にされる。端子Vには、不揮発性メモリ素子M1への書込み時に通常の電源電圧Vccよりも高い書込み昇圧電圧Vppwが供給される。

【0030】図5の不良アドレス記憶手段は、不揮発性メモリ素子M1とヒューズF1を併用しヒューズとメモリ素子の抵抗分割で出力レベルを確定するようにしたものである。チップをパッケージに封入する前に不良アド 10レスを発見し救済(不良アドレスの設定)を行なう場合には、ヒューズF1を切断することで出力信号Routがハイレベルに固定され、ヒューズF1を切断しないままにしておくと出力信号Routがロウレベルに固定されるものである。なお、不揮発性メモリ素子M1には予め書込みを行なっておく。

【0031】一方、チップをパッケージに封入した後に 不良アドレスが発見され救済を行なう時(このときヒューズは未切断になっている)には、不揮発性メモリ素子 M1の消去(電荷の引き抜き)を行なってそのしきい値 電圧を低くすると出力信号Routがハイレベルに固定され、消去を行なわないと出力信号Routがロウレベルに固定されるものである。なお、不揮発性メモリ素子 M1とヒューズF1との接続ノードに接続されたMOS FETQ1は、電源立ち上がり時に救済アドレスデータをラッチさせる時にのみオン状態にされる。また、端子 Vc1には、Q1のオン状態の時にVcc、Q1のオン状態の時にVssが供給される。

【0032】次に、例えば書換え回数の増加によってメ 設けられているため、マイクロコンピュータはメモリテ モリアレイ内に不良ビットが発生した場合にそれを予備 30 レイ部内に不良ビットが発生したことを知ることがで のビットと置き換える冗長設定方法について説明する。 き、その不良ビットのアドレスを使用しないようにする

【0033】本実施例のフラッシュメモリは、ECC回路31によりデータエラーが発見されると端子34よりエラー検出信号EDが出力され、エラーのあったデータがどれであるのかを示す情報がステータスレジスタ25に格納される。従って、マイクロコンピュータは、エラーが発生したことを知った場合にはステータスレジスタ25の内容を読み込んでそのエラービットを含むデータのアドレスを記憶し、例えば複数回連続して同一アドレスがエラーを起こしたと判定したならば、そのアドレス 40を不良アドレスとして認定し、フラッシュメモリに不良アドレス設定コマンドと不良アドレスとを与える。

【0034】フラッシュメモリのコマンドデコーダ24は不良アドレス設定コマンドを受けると、制御回路19に制御信号を与えて、内部の冗長回路33に不良アドレスを設定させる。そして、不良アドレス設定後に、不良ビットと置き換えられた予備ビットに元のアドレス位置のデータを書込む。その後、書込んだデータを読み出してチェックし、正しければ通常の動作モードに移行し、間違っていればステータスレジスタ25の書込み・消去

エラービットにエラーがあったことを書き込む。このようにすることによって、フラッシュメモリをシステムボードから取り外すことなく自動的に不良ビットの救済を行なわせるようにすることができる。

【0035】なお、上記不良アドレスの検出および冗長 回路33への不良アドレスの設定機能は、マイクロコンピュータでなくフラッシュメモリ内に設けた制御回路19により行なうようにメモリを構成しておくことも可能である。

【0036】また、上記実施例ではフラッシュメモリ内に冗長回路33を設けて不良ビットの救済を行なうようにしたが、予備メモリ32と冗長回路33とを設ける代わりに、マイクロコンピュータが不良ビットが発生したと認定した場合には、ステータスレジスタ25を参照してその不良アドレスを検出、記憶し、その後その不良アドレスをアクセスしないように対処することも可能である。また、エラーのあったデータがどれであるのかを示す情報がステータスレジスタ25に保持させる代わりに、アドレス端子Addを使って外部へ出力させるようにしてもよい。

【0037】以上説明したように上記実施例は、半導体メモリにエラーのチェック訂正機能を持つECC回路を設けるようにしたので、メモリアレイ内の一部のデータが破壊されてもECC回路によって正しいデータを回復してやることができるため、メモリの信頼性を向上させることができるという効果がある。

【0038】しかも、ECC回路によってエラー検出、 訂正がなされたときにエラー検出信号を出力する端子が 設けられているため、マイクロコンピュータはメモリア レイ部内に不良ビットが発生したことを知ることがで き、その不良ビットのアドレスを使用しないようにする (不良ビットを含んでいたデータはたのアドレスに移し 替える)ことにより、システムの信頼性を向上させるこ とができるとともに、メモリの交換時期を知ることがで きるようになる。

【0039】また、上記実施例の不揮発性メモリにあっては、メモリアレイ部に予備ビットをまた周辺回路には 冗長回路を設けておくと共に、不良アドレス記憶手段を メモリアレイ内の不揮発性記憶素子と同一の素子を用いて構成しているので、書換え回数の増加によって不良となったビットを予備のビットと置き換えることができるとともに、電源を切った後も不良アドレスを保持することができ、製造プロセスを複雑にすることなく保持データの信頼性の高い不揮発性メモリを実現することができるようになるという効果がある。しかも、ユーザにとっては使用可能な記憶容量が減少しないという利点がある。

のデータを書込む。その後、書込んだデータを読み出し 【0040】さらに、ECC回路を使用するかしないか てチェックし、正しければ通常の動作モードに移行し、 の指定や不良アドレス記憶手段へのアドレスの設定がコ 間違っていればステータスレジスタ25の書込み・消去 50 マンドによって行なわれるように構成したことにより、

9

ピン数の増加を回避しつつ機能の向上を図ることができ るという効果がある。

【0041】以上本発明の使用方法を述べたが、本発明 を使用して小規模システムが簡略化されることは言うま でもない。また、システムの応用として本発明で示した 回路等をすべてLSI外に置きモジュールとして組んだ りウェハスケールとして組むことも出来る。

【0042】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本発明は上記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。例えば、上 記実施例では主に64ビットECC回路を説明したが本 提案は64ビット以外のECC回路にも同様に適用出来 るのは言うまでもない。また、実施例ではコマンドによ って上記ECC回路を使用するかしないかの指定が行な われるように構成されているが、コマンドの代わりに外 部からの制御信号でECC回路を使用するかしないかの 指定を行なうように構成することも可能である。

【0043】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるフラッ 20 13a Yデコーダ シュメモリに適用した場合について説明したが、この発 明はそれに限定されるものでなく、EPROMやEEP ROM等の不揮発性メモリ、ソフトエラーに弱い構造す なわち過度に放射線の強い場所や高温下で使用したり、 製品の実力以下の低電圧で使用するDRAM、低温(0 ℃以下) あるいは製品の実力以下の低電圧で使用する S RAM等にも利用することができる。

# [0044]

【発明の効果】本願において開示される発明のうち代表

的なものによって得られる効果を簡単に説明すれば下記 のとおりである。すなわち、保持データの信頼性の高い 半導体メモリを実現することができる。また、製造プロ セスを複雑にすることなく保持データの信頼性の高い不 揮発性メモリを実現することができる。

10

### 【図面の簡単な説明】

【図1】本発明を適用したフラッシュメモリの一実施例 を示す回路ブロック図、

【図2】冗長回路のアドレス設定手段の一実施例を示す 10 回路図、

【図3】冗長回路のアドレス設定手段の第2の実施例を 示す回路図、


【図4】冗長回路のアドレス設定手段の第3の実施例を 示す回路図、

【図5】 冗長回路のアドレス設定手段の第4の実施例を 示す回路図である。


# 【符号の説明】

- 11 メモリアレイ部
- 12 アドレスバッファ&ラッチ回路
- - 13b Xデコーダ
  - 14 Yゲート (カラムスイッチ列)
  - 15 センスアンプ
  - 16 書込みデータのラッチ回路
  - 17a データ出力バッファ
  - 17b データ入力バッファ
  - 19 制御信号形成回路
  - 31 ECC回路
  - 3.3 冗長回路


[図2]




【図3】



【図1】



【図4】



【図5】

